FPGAでRISC-Vを動かす！実践チュートリアル

By /

FPGAでRISC-Vを動かす！実践チュートリアル：ゼロから始めるエンベデッドRISC-Vシステム構築

組込みシステムの世界では、カスタマイズ性と柔軟性がますます重要になっています。そんなニーズに応えるソリューションの一つが、FPGA (Field Programmable Gate Array) を活用したRISC-V実装です。RISC-Vはオープンソースの命令セットアーキテクチャ（ISA）であり、その自由度の高さから、特定のアプリケーションに最適化されたプロセッサをFPGA上に構築することが可能です。

本チュートリアルでは、FPGA上でRISC-Vプロセッサを動作させるための実践的な手順を、ゼロから丁寧に解説します。具体的な開発環境の構築から、RISC-Vコアの選択、FPGAへの実装、そして簡単なプログラムの実行までを網羅し、読者の皆様が自らの手でエンベデッドRISC-Vシステムを構築できるようになることを目指します。

1. RISC-Vとは？：オープンな命令セットアーキテクチャの魅力

RISC-V (Reduced Instruction Set Computer – V) は、カリフォルニア大学バークレー校で開発された、オープンソースの命令セットアーキテクチャ（ISA）です。従来のプロセッサアーキテクチャ（x86やARMなど）が特定の企業によって所有されているのに対し、RISC-Vは誰でも自由に使用、変更、拡張することができます。

RISC-Vの主な特徴:

  • オープンソース: ロイヤリティフリーで使用でき、商用利用も可能です。
  • モジュール性: ベースISAと拡張命令セットの組み合わせにより、様々なアプリケーションに対応できます。
  • 拡張性: カスタム命令の追加が容易で、特定の処理に特化したプロセッサを構築できます。
  • シンプルさ: 命令セットがシンプルで、学習コストが低く、実装も容易です。
  • 柔軟性: 組込みシステムからハイパフォーマンスコンピューティングまで、幅広い分野で利用可能です。

これらの特徴から、RISC-Vは、特定用途に特化したプロセッサを開発したい場合や、オープンソースハードウェアの可能性を追求したい場合に、非常に魅力的な選択肢となります。

2. FPGAとは？：ソフトウェアでハードウェアを定義する

FPGA (Field Programmable Gate Array) は、ユーザーが自由に回路構成を書き換えることができる集積回路です。従来のASIC (Application Specific Integrated Circuit) が特定の用途に特化したハードウェアであるのに対し、FPGAはソフトウェアによってハードウェアを定義することができます。

FPGAの主な特徴:

  • 再構成可能性: 回路構成を何度でも書き換えることができるため、設計の変更やアップデートが容易です。
  • 並列処理: 多数の演算ユニットを並列に動作させることができるため、高速な処理が可能です。
  • カスタマイズ性: 特定のアプリケーションに最適化されたハードウェアを構築できます。
  • 開発期間短縮: ASICと比較して、開発期間を大幅に短縮できます。
  • コスト削減: 少量生産の場合、ASICよりもコストを抑えることができます。

FPGAは、高速プロトタイピング、特殊なアルゴリズムの実行、カスタムハードウェアアクセラレータの構築など、様々な用途に利用されています。特に、RISC-Vのような柔軟なプロセッサアーキテクチャと組み合わせることで、特定用途に最適化された高性能なエンベデッドシステムを構築することが可能になります。

3. 開発環境の構築：ツールチェーンの準備

FPGAでRISC-Vを開発するためには、以下のツールチェーンが必要となります。

  1. FPGA開発環境:

    • Xilinx Vivado (ザイリンクス)
    • Intel Quartus Prime (インテル)
    • Microchip Libero SoC (マイクロチップ)

    使用するFPGAに応じて、対応する開発環境をインストールしてください。本チュートリアルでは、Xilinx Vivadoを例に説明を進めます。Vivadoは、回路設計、シミュレーション、合成、配置配線、ビットストリーム生成など、FPGA開発に必要なすべての機能を提供します。
    2. RISC-Vツールチェーン:

    • RISC-V GNU Toolchain: C/C++で記述されたプログラムをRISC-Vアセンブリコードにコンパイルし、実行可能なバイナリファイルを生成します。
    • OpenOCD (Open On-Chip Debugger): FPGA上のRISC-Vプロセッサに接続し、デバッグを行うためのツールです。
    • GDB (GNU Debugger): 生成されたバイナリファイルをデバッグするためのツールです。

    RISC-V GNU Toolchainは、様々なプラットフォーム向けに提供されています。以下のコマンドでインストールできます (Linux環境の場合):

    bash
    sudo apt update
    sudo apt install build-essential gawk bison flex texinfo gperf libtool automake libncurses5-dev libmpfr-dev libgmp-dev libisl-dev libcloog-isl-dev
    git clone https://github.com/riscv/riscv-gnu-toolchain
    cd riscv-gnu-toolchain
    ./configure --prefix=/opt/riscv
    make -j$(nproc)
    sudo make install

    /opt/riscv/binをPATHに追加することを忘れないでください。

  2. シミュレータ:

    • Verilator: 高速なVerilogシミュレータ。RISC-Vコアの動作確認に利用できます。

    bash
    sudo apt install verilator

  3. テキストエディタ/IDE:

    • Visual Studio Code (VS Code)
    • Emacs
    • Vim

    コードの記述や編集に利用します。VS Codeには、RISC-V開発を支援する拡張機能が多数存在します。

4. RISC-Vコアの選択：適切なコアを見つける

FPGA上でRISC-Vプロセッサを動作させるためには、まずRISC-Vコアを選択する必要があります。様々なRISC-Vコアがオープンソースで公開されており、それぞれ特徴や性能が異なります。

代表的なRISC-Vコア:

  • PicoRV32: 非常に小さくシンプルな32ビットRISC-Vコア。メモリ容量の限られたFPGAに最適です。
  • Rocket Chip: カリフォルニア大学バークレー校が開発した、高性能なRISC-Vコア。LinuxなどのOSを動作させることも可能です。
  • VexRiscv: 高度なパイプライン処理を実装した、高性能なRISC-Vコア。高速な演算処理が必要なアプリケーションに適しています。
  • SERV: 極めて小型なRISC-Vコア。スペースが限られたFPGAに最適です。

本チュートリアルでは、シンプルで実装が容易なPicoRV32を例に説明を進めます。

PicoRV32のダウンロード:

bash
git clone https://github.com/cliffordwolf/picorv32
cd picorv32

5. PicoRV32コアの理解：アーキテクチャを把握する

PicoRV32は、非常にシンプルなRISC-Vコアであり、シングルサイクルで命令を実行します。主な特徴は以下の通りです。

  • 32ビットRISC-VベースISA (RV32I) を実装
  • シングルサイクル設計
  • シンプルなパイプライン構造
  • オプションで乗算/除算命令をサポート
  • 割り込みコントローラを内蔵
  • メモリインターフェースはAXI4-Liteに対応

PicoRV32のVerilog HDLコードは、picorv32.vファイルに記述されています。このファイルを読み解くことで、PicoRV32の動作原理を理解することができます。

picorv32.vファイルには、以下の主要なモジュールが含まれています。

  • picorv32: PicoRV32コアのトップレベルモジュール。
  • alu: 算術論理演算ユニット (ALU)。
  • regfile: レジスタファイル。32本の32ビットレジスタを格納します。
  • mem: メモリインターフェース。命令とデータの読み書きを行います。

6. FPGAプロジェクトの作成：Vivadoでプロジェクトを立ち上げる

PicoRV32をFPGAに実装するためには、まずFPGA開発環境でプロジェクトを作成する必要があります。ここでは、Xilinx Vivadoを使用したプロジェクト作成の手順を説明します。

  1. Vivadoの起動: Vivadoを起動し、”Create Project”を選択します。
  2. プロジェクト名と場所の設定: プロジェクト名 (例: riscv_on_fpga) とプロジェクトの保存場所を指定します。
  3. プロジェクトタイプの設定: “RTL Project”を選択し、”Do not specify sources at this time”にチェックを入れます。
  4. FPGAデバイスの選択: 使用するFPGAデバイスを選択します。ここでは、”Artix-7″シリーズの”xc7a35tftg256-1″を例に選択します。
  5. プロジェクトの完了: プロジェクトの設定を確認し、”Finish”をクリックします。

これで、Vivadoプロジェクトが作成されました。

7. ソースファイルの追加：PicoRV32コアをインポートする

作成したプロジェクトに、PicoRV32のVerilog HDLコードを追加します。

  1. ソースファイルの追加: Vivadoの”Project Manager”ウィンドウで、”Add Sources”をクリックします。
  2. ソースファイルの種類の選択: “Add or create design sources”を選択し、”Next”をクリックします。
  3. ソースファイルの追加: “Add Files…”をクリックし、PicoRV32のpicorv32.vファイルを選択します。
  4. ソースファイルの種類の確認: ファイルの種類が”Verilog”になっていることを確認し、”Finish”をクリックします。

同様の手順で、以下のファイルも追加します。

  • picosoc.v (PicoSoCのトップレベルモジュール)
  • mem.v (メモリモデル)
  • uart.v (UARTインターフェース)

これらのファイルは、PicoRV32のGitHubリポジトリからダウンロードできます。

8. 制約ファイルの作成：FPGAのピン配置を指定する

FPGAのピン配置を指定するために、制約ファイルを作成します。制約ファイルは、FPGAの特定のピンに、クロック信号、リセット信号、UARTのTX/RX信号などを割り当てるために使用します。

  1. 制約ファイルの作成: Vivadoの”Project Manager”ウィンドウで、”Add Sources”をクリックします。
  2. ソースファイルの種類の選択: “Add or create constraints”を選択し、”Next”をクリックします。
  3. 制約ファイルの作成: “Create File…”をクリックし、制約ファイル名 (例: constraints.xdc) を指定します。
  4. 制約ファイルの編集: 作成した制約ファイルをテキストエディタで開き、以下の内容を記述します。

“`xdc

クロック信号

set_property -dict { PACKAGE_PIN E3 IOSTANDARD LVCMOS33 } [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]

リセット信号

set_property -dict { PACKAGE_PIN C12 IOSTANDARD LVCMOS33 } [get_ports rst]

UART TX信号

set_property -dict { PACKAGE_PIN B18 IOSTANDARD LVCMOS33 } [get_ports {uart_tx}]

UART RX信号

set_property -dict { PACKAGE_PIN A18 IOSTANDARD LVCMOS33 } [get_ports {uart_rx}]
“`

上記の制約は、Artix-7 FPGA (xc7a35tftg256-1) を使用した場合の例です。使用するFPGAデバイスに合わせて、適切なピン配置を指定してください。

9. ビルドの実行：ビットストリームを生成する

Vivadoで、回路の合成、配置配線、ビットストリーム生成を実行します。

  1. 合成の実行: Vivadoの”Flow Navigator”ウィンドウで、”Synthesis” -> “Run Synthesis”をクリックします。
  2. 配置配線の実行: 合成が完了したら、”Implementation” -> “Run Implementation”をクリックします。
  3. ビットストリーム生成の実行: 配置配線が完了したら、”Program and Debug” -> “Generate Bitstream”をクリックします。

ビットストリーム生成が完了すると、FPGAに書き込むための.bitファイルが生成されます。

10. FPGAへの書き込み：ビットストリームをロードする

生成されたビットストリームをFPGAに書き込みます。

  1. FPGAへの接続: FPGA開発ボードをPCに接続します。
  2. ハードウェアマネージャの起動: Vivadoの”Flow Navigator”ウィンドウで、”Program and Debug” -> “Open Hardware Manager”をクリックします。
  3. ターゲットの接続: “Open Target” -> “Auto Connect”をクリックし、FPGAデバイスを認識させます。
  4. ビットストリームの書き込み: “Program Device”をクリックし、生成された.bitファイルを選択します。

これで、PicoRV32コアがFPGA上で動作するようになりました。

11. プログラムの作成：簡単なアセンブリコードを記述する

FPGA上で動作するPicoRV32コアに、簡単なプログラムをロードして実行してみましょう。ここでは、LEDを点滅させるプログラムをアセンブリコードで記述します。

“`assembly
.section .text
.global _start

_start:
# LEDを点灯させる
li a0, 0x01 # a0レジスタにLEDの値を設定
li a1, 0x80000000 # LEDの出力アドレスを設定
sw a0, 0(a1) # メモリに書き込み

# 待ち時間 (1秒)
li a0, 1000000

delay:
addi a0, a0, -1
bnez a0, delay

# LEDを消灯させる
li a0, 0x00  # a0レジスタにLEDの値を設定
li a1, 0x80000000 # LEDの出力アドレスを設定
sw a0, 0(a1)  # メモリに書き込み

# 待ち時間 (1秒)
li a0, 1000000

delay2:
addi a0, a0, -1
bnez a0, delay2

# ループ
j _start

“`

上記のコードを、led_blink.sという名前で保存します。

12. アセンブルとリンク：実行可能ファイルを作成する

作成したアセンブリコードを、RISC-V GNU Toolchainを使用してアセンブルし、実行可能ファイルを作成します。

bash
riscv64-unknown-elf-as -march=rv32i led_blink.s -o led_blink.o
riscv64-unknown-elf-ld -Ttext=0x00000000 led_blink.o -o led_blink.elf
riscv64-unknown-elf-objcopy -O binary led_blink.elf led_blink.bin

上記のコマンドを実行すると、led_blink.binというバイナリファイルが生成されます。

13. メモリへのロード：プログラムをFPGAに転送する

生成されたバイナリファイルを、FPGA上のメモリにロードします。

  1. OpenOCDの設定: OpenOCDの設定ファイルを作成します。

    “`cfg
    source [find interface/ftdi/digilent_jtag_hs1.cfg]
    transport select jtag

    set _CHIPNAME riscv
    set _TARGETNAME $_CHIPNAME.cpu
    jtag newtap $_CHIPNAME cpu -irlen 5 -expected-id 0x20000913

    set _TARGETNAME [format “%s.cpu” $_CHIPNAME]
    target create $_TARGETNAME riscv -chain-position $_TARGETNAME

    $_TARGETNAME configure -work-area-phys 0x80000000 -work-area-size 0x10000 -work-area-backup 0

    init
    reset init

    halt
    flash write_image erase led_blink.bin 0x00000000 binary
    resume
    “`

    上記の設定ファイルは、Digilent JTAG-HS1を使用した場合の例です。使用するJTAGアダプタに合わせて、適切な設定ファイルを選択してください。

  2. OpenOCDの起動: OpenOCDを起動し、FPGAに接続します。

    bash
    openocd -f openocd.cfg

  3. GDBの起動: GDBを起動し、FPGA上のRISC-Vプロセッサに接続します。

    bash
    riscv64-unknown-elf-gdb led_blink.elf
    target remote localhost:3333
    load
    continue

    上記のコマンドを実行すると、プログラムがFPGA上で実行され、LEDが点滅するはずです。

14. まとめと今後の展望：さらなる可能性を追求する

本チュートリアルでは、FPGA上でRISC-Vプロセッサを動作させるための基本的な手順を解説しました。RISC-VとFPGAを組み合わせることで、特定用途に最適化された高性能なエンベデッドシステムを構築することができます。

今後の展望:

  • より複雑なプログラムの実行：LinuxなどのOSを動作させる。
  • カスタム命令の追加：特定の処理を高速化するためのカスタム命令を追加する。
  • ハードウェアアクセラレータの構築：画像処理やAI処理などのハードウェアアクセラレータを構築する。
  • オープンソースハードウェアコミュニティへの貢献：開発した成果をオープンソースとして公開する。

RISC-VとFPGAは、エンベデッドシステムの未来を切り開くための強力なツールです。ぜひ本チュートリアルを参考に、独自のエンベデッドシステムを開発してみてください。

このチュートリアルが、あなたのRISC-VとFPGAの世界への第一歩となることを願っています。

コメントする

メールアドレスが公開されることはありません。 ※ が付いている欄は必須項目です

上部へスクロール